2024年12月，全球半導(dǎo)體行業(yè)的目光將聚焦于舊金山，第70屆IEEE國際電子設(shè)備年會（IEDM）將在此舉行。此次盛會不僅吸引了臺積電、IMEC、IBM和三星等半導(dǎo)體巨頭的參與，更將見證垂直堆疊互補場效應(yīng)晶體管（CFET）技術(shù)的最新研究成果展示。
盡管全柵極環(huán)繞晶體管（GAA FET）技術(shù)尚未在業(yè)界獲得大規(guī)模應(yīng)用，但CFET技術(shù)作為下一代半導(dǎo)體技術(shù)的重要發(fā)展方向，已經(jīng)引起了廣泛關(guān)注。CFET技術(shù)的概念最早由IMEC研究所于2018年提出，其核心在于在同一區(qū)域內(nèi)垂直堆疊n型和p型晶體管，以實現(xiàn)更小的工藝尺寸和更高的性能。
在即將到來的IEDM會議上，臺積電將發(fā)表一篇關(guān)于CFET技術(shù)的論文，詳細(xì)介紹在48nm柵距（大致相當(dāng)于現(xiàn)有5nm工藝的標(biāo)準(zhǔn)）上制造的全功能單片CFET逆變器的性能。該逆變器采用了堆疊式n型和p型納米片晶體管，并融入了背面觸點和互連技術(shù)，從而極大地提高了器件的性能與設(shè)計靈活性。實驗結(jié)果表明，臺積電生產(chǎn)的CFET器件展現(xiàn)出高達(dá)1.2V的電壓傳輸特性以及僅74~76mV/V的亞閾值斜率，這標(biāo)志著CFET在功耗方面取得了顯著進(jìn)步。
與此同時，IBM和三星也將展示其CFET技術(shù)的最新研究成果。他們提出了一種“單片堆疊FET”，該研究引入了階梯結(jié)構(gòu)的概念，其中底部FET通道比上方通道更寬，以降低堆棧高度并減少高縱橫比工藝帶來的挑戰(zhàn)。此外，IMEC將展示其在“雙排CFET”方面的研究成果，旨在進(jìn)一步在垂直和水平方面擴展CFET的應(yīng)用范圍。
據(jù)IMEC的路線圖預(yù)測，CFET有望在A5工藝節(jié)點（預(yù)計約2032年）實現(xiàn)廣泛量產(chǎn)。這一預(yù)測為CFET技術(shù)的未來發(fā)展提供了明確的時間表，并預(yù)示著該技術(shù)將在未來幾年內(nèi)成為半導(dǎo)體行業(yè)的重要發(fā)展方向。
盡管CFET技術(shù)目前尚未準(zhǔn)備好用于商業(yè)生產(chǎn)，但此次IEDM會議上的展示無疑為業(yè)界提供了寶貴的交流和學(xué)習(xí)機會。隨著各大半導(dǎo)體公司不斷加大研發(fā)投入，CFET技術(shù)有望在未來實現(xiàn)更廣泛的應(yīng)用，為半導(dǎo)體行業(yè)的發(fā)展注入新的活力。
原創(chuàng)文章，作者：net，如若轉(zhuǎn)載，請注明出處：http://2079x.cn/article/687000.html
