據(jù)外媒tomshardware報道，目前3nm芯片屬于業(yè)界主流，蘋果的A17 PRO也是如此，而臺積電野心并不在此，他們計劃在2030年推出1nm級的A10制程，實現(xiàn)單個芯片上集成200億個晶體管。
具體來說，根據(jù)臺積電的計劃，首先會在2025年量產(chǎn)2nm級的N2制程，2026年左右量產(chǎn)N2P制程，屆時將會采用新的通道材料、EUV、金屬氧化物ESL、自對齊線w/Flexible Space、低損傷/硬化Low-K&新型銅填充等技術(shù)。
將實現(xiàn)單顆芯片集成超過1000億個晶體管，同時借助先進的3D封裝技術(shù)，實現(xiàn)單個封裝集成超過5000個晶體管。
在2027年之后，臺積電還將量產(chǎn)1.4nm級的A14制程，2030年將量產(chǎn)1nm級的A10制程，實現(xiàn)單芯片集成超過2000億個晶體管，借助3D封裝技術(shù)，實現(xiàn)單個封裝內(nèi)集成超過1萬億個晶體管。
至于隔壁的三星，在去年實現(xiàn)第一代3nm制程工藝3nm GAA的量產(chǎn)，并且有消息稱，三星將在2024年量產(chǎn)MBCFET架構(gòu)的第二代3nm工藝3GAP，在原有的SF3E基礎(chǔ)上做進一步的優(yōu)化，之后還會有性能增強型的SF3P（3GAP+），更適合制造高性能芯片。
光有3nm還不夠，三星希望能搶先一步臺積電實現(xiàn)量產(chǎn)2nm，以速度壓倒對方，從而在新一代制程節(jié)點上獲得競爭優(yōu)勢。目前臺積電和三星已經(jīng)開始了2nm工藝的研發(fā)和競爭，雙方都計劃在2025年開始量產(chǎn)2nm工藝芯片。
但是兩家的工藝技術(shù)并不相同，臺積電的2nm工藝將繼續(xù)使用FinFET晶體管結(jié)構(gòu)，但采用了新的Nanowire技術(shù)，可以進一步縮小晶體管的尺寸和間距。三星的2nm工藝將沿用GAA晶體管結(jié)構(gòu)，但采用了新的MBCFET技術(shù)，可以提高晶體管的性能和穩(wěn)定性。
目前來看，臺積電的技術(shù)相比三星的制程工藝技術(shù)，還是略勝一籌，如果他們真的可以實現(xiàn)1nm級別，勢必在芯片界引起不小風波，期待他們的后續(xù)消息吧。
原創(chuàng)文章，作者：聆聽，如若轉(zhuǎn)載，請注明出處：http://2079x.cn/article/615098.html
